

Fabrication method of semiconductor integrated circuit device and mask fabrication method

Patent Number: ☐ US2002098421
Publication date: 2002-07-25
Inventor(s): SUGIMOTO ARITOSHI (JP); HASEGAWA NORIO (JP); TERASAWA TSUNEO (JP);
TANAKA TOSHIHIKO (JP)
Applicant(s):
Requested
Patent: ☐ JP2002122980
Application
Number: US20010968920 20011003
Priority Number
(s): JP20000316965 20001017
IPC Classification: G03F9/00; H01L21/302; H01L21/461
EC Classification: G03F7/20T22, G03F3/10
Equivalents: CN1349246

Abstract

An area for fabricating a photomask having light-shielding patterns each formed of an organic film, and areas for fabricating a semiconductor integrated circuit device are provided within the same clean room. A manufacturing device and an inspecting device are commonly used upon the fabrication of the photomask and the fabrication of the semiconductor integrated circuit device.

Data supplied from the esp@cenet database - I2

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2002-122980
(P2002-122980A)

(43) 公開日 平成14年4月26日 (2002.4.26)

(51) Int.Cl. ⁷	識別記号	F I	テ-マ-ト*(参考)
G 0 3 F 1/08		G 0 3 F 1/08	L 2 H 0 9 5
			S 5 F 0 4 6
7/20	5 2 1	7/20	5 2 1
H 0 1 L 21/027		H 0 1 L 21/30	5 0 2 P
			5 1 4 E
審査請求 未請求 請求項の数28 O L (全 17 頁)			

(21) 出願番号 特願2000-316965(P2000-316965)

(22) 出願日 平成12年10月17日 (2000. 10. 17)

(71) 出願人 000005108
株式会社日立製作所
東京都千代田区神田駿河台四丁目6番地
(72) 発明者 長谷川 昇雄
東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体グループ内
(72) 発明者 田中 稔彦
東京都国分寺市東恋ヶ窪一丁目280番地
株式会社日立製作所中央研究所内
(74) 代理人 100080001
弁理士 筒井 大和

最終頁に続く


(54) 【発明の名称】 半導体集積回路装置の製造方法およびフォトマスクの製造方法

(57) 【要約】

【課題】 有機膜からなる遮光パターンを有するフォトマスクの製造期間を短縮する。

【解決手段】 同一のクリーンルームD1内に、有機膜からなる遮光パターンを有するフォトマスクを製造するエリアD2と、半導体集積回路装置を製造するエリアD3～D9とを設け、そのフォトマスクの製造と、半導体集積回路装置の製造に際して、製造装置および検査装置を共用するようにした。

図 1



D1: クリーンルーム
D2～D9: エリア
D10: 搬送ライン
D11: 搬送ライン
D13: マスク搬送ライン

【特許請求の範囲】

【請求項 1】 半導体集積回路装置の製造ラインと同一クリーンルーム内において、有機膜からなる遮光パターンを有するフォトマスクを製造する工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項 2】 請求項 1 記載の半導体集積回路装置の製造方法において、前記半導体集積回路装置の製造ラインにおけるフォトリソグラフィエリアに設けられた露光条件の異なる複数の露光装置を用いて所定の半導体集積回路装置を製造することを特徴とする半導体集積回路装置の製造方法。

【請求項 3】 請求項 1 記載の半導体集積回路装置の製造方法において、(a) 前記有機膜からなる遮光パターンを有するフォトマスクを用いた第 1 の露光処理により第 1 の半導体ウエハに所定のパターンを転写する工程、(b) 前記第 1 の半導体ウエハに転写された所定のパターンを検査することにより、前記有機膜からなる遮光パターンを有するフォトマスクのパターンの良否を判定する検査工程、(c) 前記検査工程で合格した前記有機膜からなる遮光パターンを有するフォトマスクを用いた第 2 の露光処理により第 2 の半導体ウエハに所定のパターンを転写する工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項 4】 請求項 3 記載の半導体集積回路装置の製造方法において、前記第 1、2 の露光処理は、前記半導体集積回路装置の製造ラインで使用する同一の露光装置を用いることを特徴とする半導体集積回路装置の製造方法。

【請求項 5】 請求項 3 記載の半導体集積回路装置の製造方法において、前記検査工程においては、前記第 1 の半導体ウエハに転写された所定のパターンの寸法および欠陥を検査することにより、前記フォトマスクのパターンの良否を判定する工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項 6】 請求項 3 記載の半導体集積回路装置の製造方法において、前記検査工程においては、前記第 1 の半導体ウエハに転写された所定のパターンの長寸法を測定することにより、前記フォトマスクのパターンの良否を判定する工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項 7】 請求項 3 記載の半導体集積回路装置の製造方法において、前記検査工程においては、前記第 1 の半導体ウエハに転写された所定のパターンの短寸法を測定することにより、前記フォトマスクのパターンの良否を判定する工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項 8】 請求項 3 記載の半導体集積回路装置の製造方法において、前記検査工程においては、前記第 1 の半導体ウエハに転写された所定のパターンの長寸法および短寸法を検査することにより、前記有機膜からなる遮

光パターンを有するフォトマスクのパターンの良否を判定する工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項 9】 請求項 3 記載の半導体集積回路装置の製造方法において、前記検査工程で得られた情報を、前記第 2 の露光処理時における情報として用いることを特徴とする半導体集積回路装置の製造方法。

【請求項 10】 以下の工程を有することを特徴とする半導体集積回路装置の製造方法；

(a) フォトマスクの製造会社が、フォトマスクを製造する工程、(b) 前記フォトマスクの製造会社が製造したフォトマスクを半導体集積回路装置の製造会社に引き渡す工程、(c) 前記半導体集積回路装置の製造会社が、前記フォトマスクを用いた第 1 の露光処理によって転写されたパターンを検査することにより、前記フォトマスクのパターンの良否を検査する検査工程、(d) 前記半導体集積回路装置の製造会社が、前記検査工程によって得られた情報を、前記フォトマスクの製造会社に提供する工程、(e) 前記半導体集積回路装置の製造会社が、前記検査工程で合格したフォトマスクを用いた第 2 の露光処理によって半導体ウエハに集積回路パターンを転写する工程。

【請求項 11】 請求項 10 記載の半導体集積回路装置の製造方法において、前記半導体集積回路装置の製造会社は、前記第 2 の露光処理に際して、前記フォトマスクの検査工程によって得られた情報に基づいて露光装置の露光条件を調整することを特徴とする半導体集積回路装置の製造方法。

【請求項 12】 請求項 10 記載の半導体集積回路装置の製造方法において、前記フォトマスクの製造会社によるフォトマスクの製造工程と、前記半導体集積回路装置の製造会社によるフォトマスクの検査工程とを同一クリーンルーム内において行うことを特徴とする半導体集積回路装置の製造方法。

【請求項 13】 請求項 10 記載の半導体集積回路装置の製造方法において、前記フォトマスクは、有機膜からなる遮光パターンを有することを特徴とする半導体集積回路装置の製造方法。

【請求項 14】 請求項 10 記載の半導体集積回路装置の製造方法において、前記フォトマスクは、有機膜からなる遮光パターンを持つ第 1 のフォトマスクおよび金属材料からなる遮光パターンのみを持つ第 2 のフォトマスクの 2 種類を有することを特徴とする半導体集積回路装置の製造方法。

【請求項 15】 以下の工程を有することを特徴とするフォトマスクの製造方法；

(a) フォトマスクを用いた露光処理により半導体ウエハに所定のパターンを転写する工程、(b) 前記半導体ウエハに転写された所定のパターンを検査することにより、前記フォトマスクのパターンの良否を判定する検査

工程。

【請求項 16】 請求項 15 記載のフォトマスクの製造方法において、前記検査工程においては、前記半導体ウエハに転写された所定のパターンの長寸法を測定することにより、前記フォトマスクのパターンの良否を判定する工程を有することを特徴とするフォトマスクの製造方法。

【請求項 17】 請求項 16 記載のフォトマスクの製造方法において、前記長寸法の測定は、前記半導体ウエハに形成されたマークに対する相対ずれ量を測定することで行うことを特徴とするフォトマスクの製造方法。

【請求項 18】 請求項 17 記載のフォトマスクの製造方法において、前記長寸法を、光学式合わせ検査装置で測定することを特徴とするフォトマスクの製造方法。

【請求項 19】 請求項 15 記載のフォトマスクの製造方法において、前記検査工程においては、前記半導体ウエハに転写された所定のパターンの短寸法を測定することにより、前記フォトマスクのパターンの良否を判定する工程を有することを特徴とするフォトマスクの製造方法。

【請求項 20】 請求項 19 記載のフォトマスクの製造方法において、前記短寸法を、測長走査型電子顕微鏡で測定することを特徴とするフォトマスクの製造方法。

【請求項 21】 請求項 15 記載のフォトマスクの製造方法において、前記検査工程においては、前記半導体ウエハに転写された所定のパターンの長寸法および短寸法を検査することにより、前記フォトマスクのパターンの良否を判定する工程を有することを特徴とするフォトマスクの製造方法。

【請求項 22】 請求項 15 記載のフォトマスクの製造方法において、前記検査工程においては、前記半導体ウエハに転写された所定のパターン寸法および欠陥を検査することにより、前記フォトマスクのパターンの良否を判定する工程を有することを特徴とするフォトマスクの製造方法。

【請求項 23】 請求項 15 記載のフォトマスクの製造方法において、前記検査工程においては、転写しようとするパターンの設計データのパターンと、前記半導体ウエハに転写されたパターンとの比較により、前記フォトマスクのパターンの良否を判定する工程を有することを特徴とするフォトマスクの製造方法。

【請求項 24】 請求項 15 記載のフォトマスクの製造方法において、前記検査工程においては、フォトマスクのパターンにより転写されると予測されるパターンと、前記半導体ウエハに転写されたパターンとの比較により、前記フォトマスクのパターンの良否を判定する工程を有することを特徴とするフォトマスクの製造方法。

【請求項 25】 請求項 15 記載のフォトマスクの製造方法において、前記検査工程においては、前記半導体ウエハの異なるチップ領域に転写されたパターン同士を比

較することにより、前記フォトマスクのパターンの良否を判定する工程を有することを特徴とするフォトマスクの製造方法。

【請求項 26】 請求項 15 記載のフォトマスクの製造方法において、前記フォトマスクは、有機膜からなる遮光パターンを有するフォトマスクであることを特徴とするフォトマスクの製造方法。

【請求項 27】 請求項 15 記載のフォトマスクの製造方法において、前記フォトマスクは、メタル膜からなる遮光パターンのみを持つフォトマスクであることを特徴とするフォトマスクの製造方法。

【請求項 28】 請求項 15 記載のフォトマスクの製造方法において、前記フォトマスクは、有機膜からなる遮光パターンを持つフォトマスクおよびメタル膜からなる遮光パターンのみを持つフォトマスクであることを特徴とするフォトマスクの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、半導体集積回路装置の製造方法およびフォトマスクの製造技術に関し、特に、半導体集積回路装置の製造工程において、フォトマスク（以下、単にマスクという）を用いた露光処理により、半導体ウエハ（以下、単にウエハと言う）に所定のパターンを転写するフォトリソグラフィ（以下、単にリソグラフィという）技術に適用して有効な技術に関するものである。

【0002】

【従来の技術】 半導体集積回路装置の製造においては、微細パターンをウエハに転写する方法として、リソグラフィ技術が用いられている。リソグラフィ技術では、主に投影露光装置が用いられ、投影露光装置に装着したマスクのパターンをウエハに転写することでデバイスパターンを形成する。

【0003】 この投影露光法で用いられる一般的なマスクは、露光光に対して透明なマスク基板上に、クロム等のような金属膜からなる遮光パターンを設ける構造を有している。その製造工程は、例えば次のようなものがある。まず、透明なマスク基板上に遮光膜となるクロム等からなる金属膜を堆積し、その上に電子線に感光するレジスト膜を塗布する。続いて、電子線描画装置等により電子線を上記レジスト膜の所定の箇所に照射し、これを現像してレジストパターンを形成する。その後、そのレジストパターンをエッチングマスクとして下層の金属膜をエッチングすることにより金属膜からなる遮光パターンを形成する。最後に残った電子線感光のレジスト膜を除去してマスクを製造する。

【0004】 しかし、この構成のマスクでは、製造工程数が多く、コストが高くなる問題や遮光パターンを等方性エッチングで加工することから加工寸法精度の低下の問題がある。この問題を考慮した技術として、例えば特

開平5-289307号公報には、所定のレジスト膜がArFエキシマレーザに対して透過率を0%にできることを利用して、マスク基板上の遮光パターンをレジスト膜で構成する技術が開示されている。

【0005】

【発明が解決しようとする課題】ところが、上記レジスト膜を遮光パターンとするマスク技術においては、以下の課題があることを本発明者は見出した。

【0006】第1は、マスクを効率的に短期間で製造することについて十分な考慮がなされていないという問題である。例えばASIC (Application Specific IC) 等のようなカスタム製品においては、高い機能が要求される程、製品開発に要する工数や期間がかかることになるが、その反面、現存する製品の陳腐化も速く、製品寿命が短いため、製品の開発、製造期間の短縮が望まれている。したがって、このような製品の製造に用いるマスクを如何にして短時間に効率的に製造するかが重要な課題となっている。

【0007】第2は、マスクのコストをさらに下げることについて十分な考慮がなされていないという問題である。近年、半導体集積回路装置においては、マスクのコストが益々増加する傾向にある。これは、例えば次の理由からである。すなわち、マスク製造装置の分野は、マーケット規模が小さいため、採算に乗らないという状況にあって、マスク上にパターンを形成するための描画装置やそのパターンを検査する検査装置の開発費用やランニングコストが、マスクに形成されるパターンの微細化、高集積化に伴い膨大なものとなり、そのための費用等を回収するにはマスクのコストを増加せざるを得ないという理由からである。また、半導体集積回路装置の性能の向上に伴い1つの半導体集積回路装置を製造するのに必要なマスクの総数が増える傾向にあることから、マスクのコストを如何にして低減するかが重要な課題となる。

【0008】本発明の目的は、マスクの製造期間を短縮させることのできる技術を提供することにある。

【0009】また、本発明の目的は、半導体集積回路装置の製造期間を短縮させることのできる技術を提供することにある。

【0010】また、本発明の目的は、マスクのコストを低減することのできる技術を提供することにある。

【0011】また、本発明の目的は、半導体集積回路装置のコストを低減することのできる技術を提供することにある。

【0012】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【0013】

【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、

次のとおりである。

【0014】すなわち、本発明は、半導体集積回路装置の製造と、有機膜からなる遮光パターンを有するフォトマスクの製造とを同一クリーンルーム内で行うものである。

【0015】また、本発明は、半導体集積回路装置の製造と、有機膜からなる遮光パターンを有するマスクの製造とに際して、製造装置を共用するものである。

【0016】また、本発明は、半導体集積回路装置の製造と、有機膜からなる遮光パターンを有するマスクの製造とに際して、検査装置を共用するものである。

【0017】また、本発明は、半導体集積回路装置の製造と、有機膜からなる遮光パターンを有するマスクの製造とに際して、製造装置および検査装置を共用するものである。

【0018】また、本発明は、前記有機膜からなる遮光パターンを有するフォトマスクを用いた第1の露光処理により第1の半導体ウエハに所定のパターンを転写された所定のパターンを検査することにより、前記有機膜からなる遮光パターンを有するフォトマスクのパターンの良否を判定し、これに合格した前記有機膜からなる遮光パターンを有するフォトマスクを用いた第2の露光処理により第2の半導体ウエハに所定のパターンを転写する工程を有するものである。

【0019】

【発明の実施の形態】本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。

【0020】1. マスク (光学マスク) : マスク基板上に光を遮光するパターンや光の位相を変化させるパターンを形成したものである。実寸の数倍のパターンが形成されたレチクルも含む。マスクの第1主面とは、上記光を遮蔽するパターンや光の位相を変化させるパターンが形成されたパターン面であり、マスクの第2主面とは第1主面とは反対側の面 (すなわち、裏面) のことを言う。

【0021】2. 通常マスク : 上記マスクの一種であって、マスク基板上に、金属からなる遮光パターンと、光透過パターンとでマスクパターンを形成した一般的なマスクのことを言う。

【0022】3. レジスト遮光マスク : 上記マスクの一種であって、マスク基板上に、有機膜からなる遮光体 (遮光膜、遮光パターン、遮光領域) を有するマスクを言う。

【0023】4. マスク (上記通常マスクおよびレジスト遮光マスク) のパターン面を以下の領域に分類する。転写されるべき集積回路パターンが配置される領域「集積回路パターン領域」、その外周の領域「周辺領域」。

【0024】5. 「遮光体」、「遮光領域」、「遮光膜」、「遮光パターン」と言うときは、その領域に照射

される露光光のうち、40%未満を透過させる光学特性を有することを示す。一般に数%から30%未満のものが使われる。一方、「透明」、「透明膜」、「光透過領域」、「光透過パターン」と言うときは、その領域に照射される露光光のうち、60%以上を透過させる光学特性を有することを示す。一般に90%以上のものが使用される。

【0025】6. ウエハとは、集積回路の製造に用いるシリコン単結晶基板（一般にほぼ平面円形状）、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板を言う。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、TFT（Thin-Film-Transistor）およびSTN（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。

【0026】7. ウエハプロセスとは、鏡面研磨ウエハ（ミラーウエハ）の状態から出発し、素子および配線形成工程を経て、表面保護膜を形成し、最終的にプローブにより電気的試験を行える状態にするまでの工程をいう。

【0027】8. デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面を言う。

【0028】9. 転写パターン：マスクによってウエハ上に転写されたパターンであって、具体的にはレジストパターンおよびレジストパターンをマスクとして実際に形成されたウエハ上のパターンを言う。

【0029】10. レジストパターン：感光性樹脂膜をフォトリソグラフィの手法により、パターンニングした膜パターンを言う。なお、このパターンには当該部分に関して全く開口のない単なるレジスト膜を含む。

【0030】11. 通常照明：、非変形照明のことで、光強度分布が比較的均一な照明を言う。

【0031】12. 変形照明：中央部の照度を下げた照明であって、斜方照明、輪帯照明、4重極照明、5重極照明等の多重極照明またはそれと等価な瞳フィルタによる超解像技術を含む。

【0032】13. スキャンニング露光：細いスリット状の露光帯を、ウエハとマスクに対して、スリットの長手方向と直交する方向に（斜めに移動させてもよい）相対的に連続移動（走査）させることによって、マスク上の回路パターンをウエハ上の所望の部分に転写する露光方法。この露光方法を行う装置をスキャナという。

【0033】14. ステップ・アンド・スキャン露光：上記スキャンニング露光とステッピング露光を組み合わせるウエハ上の露光すべき部分の全体を露光する方法であり、上記スキャンニング露光の下位概念に当たる。

【0034】15. ステップ・アンド・リピート露光：マスク上の回路パターンの投影像に対してウエハを繰り返しステップすることで、マスク上の回路パターンをウエハ上の所望の部分に転写する露光方法。この露光方法を行う装置をステップという。

【0035】16. 化学機械研磨（CMP：Chemical Mechanical Polish）とは、一般に被研磨面を相対的に軟らかい布様のシート材料などからなる研磨パッドに接触させた状態で、スラリを供給しながら面方向に相対移動させて研磨を行うことをいい、本願においてはその他、被研磨面を硬質の砥石面に対して相対移動させることによって研磨を行うCML（Chemical Mechanical Lapping）、その他の固定砥粒を使用するもの、及び砥粒を使用しない砥粒フリーCMPなども含むものとする。

【0036】以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

【0037】また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

【0038】さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

【0039】同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

【0040】また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

【0041】また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために遮光部（遮光膜、遮光パターン、遮光領域等）およびレジスト膜にハッチングを付す。

【0042】以下、本発明の実施の形態を図面に基づいて詳細に説明する。

【0043】（実施の形態1）本実施の形態においては、マスクの製造とウエハプロセスとを同一のクリーンルーム内で行う場合について説明する。

【0044】図1は、本発明の一実施の形態であるクリーンルームD1の構成の一例を示している。このクリーンルームD1には、マスク製造ライン（エリアD2）

と、半導体集積回路装置の製造ライン（エリアD3～D9）との両方が収容されている。そして、マスク製造ラインとウエハプロセスラインとで一部のエリアの設備を共用することが可能になっている。これにより、マスクの製造プロセスと半導体集積回路装置の製造プロセスとで別個に製造装置や検査装置を用意する場合に比べて、設備投資額を約半分にすることが可能となる。また、半導体集積回路装置の製造プロセスで用いる製造装置や検査装置をマスクの製造プロセスに使用することができるので、その高価な製造装置や検査装置の稼働効率を向上させることが可能となる。さらに、マスク製造ラインから半導体集積回路装置の製造ラインにマスクを引き渡す際に、同一クリーンルームD1内なのでマスクのパッケージングを不要とすることができ、また、引き渡しのための搬送経路も短くすることができるので、パッケージングや搬送にかかる費用や時間を削減できる。これらにより、マスクのコストを低減することが可能となる。このため、半導体集積回路装置のコストを低減することが可能となる。

【0045】また、マスクの製造ラインと、半導体集積回路装置の製造ラインとの相互間の情報のやり取りは、例えばLAN (Local Area Network) 等のような専用回線を通じて行うことが可能となっている。これにより、例えばマスク製造の進捗情報、位置精度や寸法精度等のマスク品質情報等のようなマスクに関する情報を、マスクの製造ラインから半導体集積回路装置の製造ラインにリアルタイムで提供することができる。逆に、半導体集積回路装置の製造ラインからマスクの製造ライン側に情報を提供することもできる。また、情報の送受に際してインターネット等のような外部回線を使用しなくて済むので、一定時間に送受信可能な情報量の増大を図れる上、秘密の漏洩やウィルス感染を防止でき、安全性の確保を図ることもできる。もちろん、光ディスク等のような情報記憶媒体を用いて情報を提供し合うこともできる。

【0046】半導体集積回路装置の製造工程（ウエハプロセス）は、数百工程に昇るが、主なものとして、例えばリソグラフィ工程、エッチング工程、酸化膜等の成膜工程、イオン注入工程、メタル形成工程、CMP等の研磨工程、洗浄工程等に分類できる。これらの工程を行うためのエリアD3～D9は、互いに簡単に仕切られ、分割された状態で、各処理が効率的に行われるように機能的に配置されている。

【0047】エリアD3は、ウエハおよびマスクを洗浄装置によって洗浄するエリアである。エリアD4は、イオン注入装置によってウエハに所定の不純物を導入するエリアである。エリアD5は、例えば酸化法やCVD (Chemical Vapor Deposition) 法によってウエハ上に所定の絶縁膜を成膜するエリアである。エリアD6は、エリアD2で製造されたマスク等を用いてウエハに所定

のパターンを転写するリソグラフィエリアである。このエリアD6には、例えばF₂レーザ（波長157nm）を露光光源とする露光装置、ArFエキシマレーザ（波長193nm）を露光光源とする露光装置、KrFエキシマレーザ（波長248nm）を露光光源とする露光装置、i線（波長=365nm）を露光光源とする露光装置のいずれか1種類、または好ましくは選択された2または3種類、あるいは全種類を配置することを例示することができる。このように露光条件の異なる複数の露光装置を配置することで、要求に合った露光ができるので、性能の高い半導体集積回路装置を効率良く製造することができる。また、エリアD6には露光処理後の現像や洗浄等のための装置も設置されている。エリアD7は、ウエハに対してエッチング処理を施すエリアである。エリアD8は、ウエハ上にメタル膜を堆積するためのエリアである。エリアD9は、例えばCMP等のような研磨処理をウエハに対して施すエリアである。

【0048】このようなクリーンルームD1には、異物の発生を低減または防止する観点等からラインの自動化のための機構が備わっており、それぞれのエリアD2～D9が搬送ラインを通じて連結されている。クリーンルームD1の中央に配置された搬送ラインD10は、ウエハおよびマスクを搬送するためのメイン搬送ラインであり、そのラインから分岐する搬送ラインD11を通じて各エリアD3～D9と機械的に接続されている。また、搬送ラインD10の端部には、ウエハ搬入搬出ポートD12が機械的に接続されている。これから処理が行われる複数枚のウエハは、ウエハ搬入搬出ポートD12に収容された後、1枚ずつ搬送ラインD10を通じて各エリアD3～D9に自動的に搬送される。一方、処理が終了したウエハは、1枚ずつ搬送ラインD10を通じて再びウエハ搬入搬出ポートD12に自動的に搬送されるようになっている。リソグラフィのためのエリアD6と、マスク製造のためのエリアD2とは、マスク搬送ラインD13を通じて機械的に接続されている。

【0049】次に、本実施の形態で用いるレジスト遮光マスクの構造の一例について説明する。図2～図5は、そのレジスト遮光マスクMR1～MR4の一例を示している。図2～図5の(a)は、レジスト遮光マスクMR1～MR4の全体平面図、各図(b)は各図(a)のX-X線の断面図を示している。

【0050】このレジスト遮光マスクMR1～MR4は、例えば実寸の1～10倍の寸法の集積回路パターンの原画を縮小投影光学系等を通してウエハに結像することで転写するレチクルである。図2～図5のレジスト遮光マスクMR1～MR4のマスク基板1は、例えば平面四角形状の厚さ6mm程度の透明な合成石英基板からなる。マスク基板1の第1主面の中央には、上記集積回路パターン領域が配置され、その外周は上記周辺領域となっている。集積回路パターン領域には、集積回路パター

ンを転写するためのマスクパターンが形成されている。ここでは、特に限定されないが、いずれも配線パターン等を転写するためのレジスト遮光マスクMR1～MR4が例示されている。また、いずれのレジスト遮光マスクMR1～MR4を用いても同じ形状の配線パターンが転写される場合が例示されている。

【0051】図2および図3のレジスト遮光マスクMR1, MR2は、集積回路パターン領域の遮光パターン2aが全て有機膜からなるマスク構造を例示している。図2では遮光パターン2aが配線パターンとしてウエハ上に転写され、図3では遮光パターン2aから露出する光透過パターン3aが配線パターンとしてウエハ上に転写される。このレジスト遮光マスクMR1, MR2では、集積回路パターン領域の外周を取り囲むようにメタル膜からなる遮光パターン4aが形成されている。また、その外側にはメタル膜からなる遮光パターン4bが形成されている。遮光パターン4bは、マスクと露光装置またはウエハとの位置合わせを行う時に使用されるアライメントマーク等を例示できる。これにより、ハロングランプ等を用いてマスクの位置検出を行う露光装置であっても、アライメントマークの検出能力を通常通り確保できるので、上記通常のマスクと同等のマスクの位置合わせ精度を確保できる。また、このレジスト遮光マスクMR1, MR2では、周辺領域に有機膜からなる遮光パターンを設けていないので、その有機膜の遮光パターンの摩耗や欠損に起因する異物の発生を防止できる。

【0052】図4のマスクMR3は、集積回路パターン領域および周辺領域における遮光パターン2a～2cが全て有機膜からなるマスク構造を例示している。遮光パターン2b, 2cは、それぞれ上記遮光パターン4a, 4bと材料が異なるが同形状で同機能のパターンである。このマスクMR3の場合、遮光パターン2a～2cが全て有機膜からなり、メタル膜のエッチング工程が無いので、他のレジスト遮光マスクMR1, MR2, MR4に比べて製造時間を短縮でき、また、製造コストを低減できる。

【0053】図5のマスクMR4は、集積回路パターン領域に有機膜からなる遮光パターン2aと、メタル膜からなる遮光パターン4cとの両方が配置されたマスク構造を例示している。この場合、集積回路パターン領域のマスクパターンの部分修正（有機膜の遮光パターン2aの修正）が可能となる。周辺領域については、上記図2および図3のレジスト遮光マスクMR1, MR2と同じ構成であり、同等の効果が得られる。

【0054】いずれのレジスト遮光マスクMR1～MR4においても集積回路パターン領域の遮光パターン2aを有機膜で構成することにより、通常のマスクに比べて、遮光パターン2aの形成および除去を容易に行うことができるので、レジスト遮光マスクMR1～MR4の製造時間を大幅に短縮でき、また、製造コストを大幅に

低減することが可能となる。また、その遮光パターン2aの形成時にエッチングを行わないので、エッチングによるパターン寸法誤差を無くすることができる分、転写パターンの寸法精度を向上させることが可能となる。

【0055】上記遮光パターン2a～2cの有機材料としては、感光性樹脂（レジスト）膜を例示できる。この遮光パターン2a～2cを形成するレジスト膜は、例えばKrFエキシマレーザ光（波長248nm）、ArFエキシマレーザ光（波長193nm）またはF²レーザ光（波長157nm）等のような露光光を吸収する性質を有しており、メタルで形成される遮光パターンとはほぼ同様の遮光機能を有している。この遮光パターン2a～2cを形成するレジスト膜は、例えばα-メチルスチレンとα-クロロアクリル酸の共重合体、ノボラック樹脂とキノンジアジド、ノボラック樹脂とポリメチルペンテン-1-スルホン、クロロメチル化ポリスチレン等を主成分とするものを用いた。ポリビニルフェノール樹脂等のようなフェノール樹脂やノボラック樹脂にインヒビタおよび酸発生剤を混合した、いわゆる化学増幅型レジスト等を用いることができる。ここで用いる遮光用のレジスト膜の材料としては、投影露光装置の光源に対し遮光特性を持ち、マスク製造プロセスにおけるパターン描画装置の光源、例えば電子線あるいは230nm以上の光に感度を有する特性を持っていれば良く、前記材料に限定されるものではなく種々変更可能である。

【0056】ポリフェノール系、ノボラック系樹脂を約100nmの膜厚に形成した場合は、例えば150nm～230nm程度の波長で透過率がほぼ0であり、例えば波長193nmのArFエキシマレーザ光、波長157nmのF²レーザ光等に十分なマスク効果を有する。ここでは、波長200nm以下の真空紫外光を対象にしたが、これに限定されない。KrFエキシマレーザ光（波長248nm）やi線（波長365nm）等のように波長が200nmよりも長い波長の露光光を用いることもできる。その場合は、他のレジスト材料を用いるか、レジスト膜に吸収材や遮光材を添加することが必要である。なお、レジスト膜により遮光パターンを形成する技術については、本発明者による特願平11-185221号（平成11年6月30日出願）、特願2000-206728号（平成12年7月7日）および特願2000-206729号（平成12年7月7日）に記載がある。

【0057】また、上記メタル膜の遮光パターン3a～3cは、例えばクロム等のようなメタル膜からなる。ただし、遮光パターン3a～3cの材料は、これに限定されるものではなく種々変更可能であり、例えばタングステン、モリブデン、タンタルまたはチタン等のような高融点金属、窒化タングステン等のような窒化物、タングステンシリサイド（WSi_x）やモリブデンシリサイド（MoSi_x）等のような高融点金属シリサイド（化合物）、あるいはこれらの積層膜を用いても良い。本実施

の形態のレジスト遮光マスクMR 1～MR 4の場合は、有機材料からなる遮光パターン2 a～2 cを除去した後、そのマスク基板1を洗浄し再度使用する場合があるので、耐酸化性および耐摩耗性に富み、耐剥離性に富むタングステン等のような高融点金属は、遮光パターン3 a～3 cの材料として好ましい。

【0058】次に、本実施の形態のマスクの製造方法の一例を説明する。ここでは、上記レジスト遮光マスクMR 1の製造方法を一例として説明する。まず、図6

(a)に示すように、既にメタル膜の遮光パターン3 a, 3 bが形成されたマスク基板1(すなわち、マスクブランク)。なお、図4のマスクMR 3ではメタルの遮光パターンが形成されていないマスク基板そのものがマスクブランクとなる。)を用意し、図6(b)に示すように、その第1主面上に上記遮光パターン2 a～2 c形成用のレジスト膜2を塗布する。続いて、レジスト膜2上に、帯電防止用の水溶性導電有機膜5を塗布する。水溶性導電有機膜5としては、例えばエスパーサ(昭和電工KK製)やアクアセーブ(三菱レーヨン社製)等を用いた。その後、水溶性導電有機膜5とアース6とを電気的に接続した状態で、パターン描画のための電子線描画処理を行った。その後、レジスト膜2の現像処理時に水溶性導電有機膜5も除去した。このようにして、図6

(c)に示すように、集積回路パターン領域にレジスト膜2からなる遮光パターン2 aを有するレジスト遮光マスクMR 1を製造する。

【0059】なお、レジスト膜のパターン描画は、電子線描画に限らず、例えば230nm以上の紫外線によるパターン描画等も適用できる。また、このようなレジスト膜2からなる遮光パターン2 a～2 cを形成した後、露光光照射に対する耐性を向上させべく、熱処理を付加したり、紫外光を強力に照射したりする、いわゆるレジスト膜のハードニング処理を行うのも有効である。また、遮光用のレジスト膜2の酸化を防止することを目的として、パターン面を窒素(N₂)等の不活性ガス雰囲気を保つことも有効である。

【0060】次に、上記露光処理に用いる縮小投影露光装置の一例を図7に示す。縮小投影露光装置7の光源7 aから発する露光光はフライアイレンズ7 b、照明形状調整アパーチャ7 c、コンデンサレンズ7 d 1, 7 d 2およびミラー7 eを介してマスクステージに載置された上記レジスト遮光マスクMR 1～MR 4で例示したレジスト遮光マスクMRまたは上記通常のマスクMNのいずれかを照射する。露光光源としては、上記したように、例えばKrF、ArFエキシマレーザ、F²レーザまたはi線等を用いる。レジスト遮光マスクMRまたは通常のマスクMNは、遮光パターンが形成された第1主面を下方(ウエハ8側)に向けた状態で縮小投影露光装置7に載置されている。したがって、上記露光光は、レジスト遮光マスクMRまたは通常のマスクMNの第2主面側

から照射される。これにより、レジスト遮光マスクMRまたは通常のマスクMNに描かれたマスクパターンは、投影レンズ7 fを介して試料基板であるウエハ8のデバイス面に投影される。レジスト遮光マスクMRまたは通常のマスクMNの第1主面には、上記ペリクルPEが場合によって設けられている。なお、レジスト遮光マスクMRまたは通常のマスクMNは、マスク位置制御手段7 gで制御されたマスクステージ7 hの装着部において真空吸着され、位置検出手段7 iにより位置合わせされ、その中心と投影レンズ7 fの光軸との位置合わせが正確になされている。

【0061】ウエハ8は、そのデバイス面を上に向けた状態で試料台7 j上に真空吸着されている。試料台7 jは、投影レンズ7 fの光軸方向、すなわちZ軸方向に移動可能なZステージ7 k上に載置され、さらにXYステージ7 m上に搭載されている。Zステージ7 kおよびXYステージ7 mは、主制御系7 nからの制御命令に応じてそれぞれの駆動手段7 p 1, 7 p 2によって駆動されるので、所望の露光位置に移動可能である。その位置はZステージ7 kに固定されたミラー7 qの位置として、レーザ測長器7 rで正確にモニタされている。さらに、位置検出手段7 iには、例えば通常のハロゲンランプが用いられている。すなわち、特別な光源を位置検出手段7 iに用いる必要がなく(新しい技術や難しい技術を新たに導入する必要がなく)、いままで通りの縮小投影露光装置を用いることができる。上記主制御系7 nはネットワーク装置と電気的に接続されており、縮小投影露光装置7の状態の遠隔監視等が可能となっている。露光方法としては、例えば上記ステップ・アンド・リピート露光方法またはスキャンニング露光方法(ステップ・アンド・スキャンニング露光方法)のいずれを用いても良い。露光光源は、上記通常照明を用いても良いし、変形照明を用いても良い。

【0062】図8は、上記レジスト遮光マスクMR 1～MR 4のいずれかを用いて上記縮小投影露光装置7により露光処理が施されたウエハ8の全体平面図を示している。ウエハ8は、例えば平面円形状に形成されており、その主面には、例えば四角形状の複数のチップ領域CAが規則的に並んで配置されている。図9(a)は図6のチップ領域CAの拡大平面図、(b)は(a)のX-X線の断面図を示している。ウエハ8を構成する半導体基板8 Sは、例えばシリコン単結晶からなり、そのデバイス面上には、例えば酸化シリコンからなる絶縁膜9を介して、例えばアルミニウムまたはタングステン等からなる導体膜10が堆積されている。この導体膜10は、上記図1のメタル形成用のエリアD8においてスパッタリング法等によって堆積されている。さらに、導体膜10上には、例えばArFに感光性を持つ厚さ300nm程度の通常のレジストパターン11 aが形成されている。なお、レジストパターン11 aは、上記レジスト遮光マ

スクMR1, MR3, MR4を用いる場合、ポジ型のものを使用し、上記レジスト遮光マスクMR2を用いる場合、ネガ型のものを使用する。

【0063】このようなレジストパターン11aの露光処理に際しては、例えば波長193nmのArFエキシマレーザ光を露光光源とする縮小投影露光装置7を使用した。また、投影レンズの開口数NAは、例えば0.68、光源のコヒーレンシ σ は、例えば0.7を用いた。縮小投影露光装置7とレジスト遮光マスクMRとのアライメントは、上記レジスト遮光マスクMRのメタル膜の遮光パターン4cを検出することで行った。ここでのアライメントには、例えば波長633nmのヘリウムネオン(He-Ne)レーザ光を用いた。この場合、光のコントラストを充分にとれるので、レジスト遮光マスクMRと露光装置との相対的な位置合わせを、容易に、しかも高い精度で行うことができた。

【0064】また、図10(a)は、上記ウエハ8を上記図1のエッチング用のエリアD7に搬送しエッチング処理を施した後のウエハ8のチップ領域CAにおける要部拡大平面図、(b)は(a)のX-X線の断面図を示している。絶縁膜9上には、上記導体膜10からなる配線パターン10aが形成されている。ここでは、上記通常のマスクを用いた露光時とほぼ同じパターン転写特性が得られた。例えば0.19 μ mラインアンドスペースが0.4 μ mの焦点深度で形成できた。

【0065】次に、本実施の形態におけるマスクの製造プロセスおよび半導体集積回路装置の製造プロセスの実際の流れを図11に示す。

【0066】フローA1は、上記レジスト遮光マスクMRの製造プロセスの流れを示している。すなわち、上記マスクブランクスを用意する工程100、そのマスクブランクの第1主面上に上記のように遮光パターン形成用のレジスト膜や導電性膜を塗布する工程101、そのレジスト膜に上記のように電子線描画処理等によって集積回路パターンを転写する工程102、現像処理および洗浄処理を施す工程103および現像処理の済んだレジスト遮光マスクMRをストックに収容する工程STの順に進む。

【0067】本実施の形態においては、半導体集積回路装置の製造プロセス(ウエハプロセス)で用いる露光装置(図7に例示)を用いて検査対象のレジスト遮光マスクMRのパターンを検査用のウエハ(第1のウエハ)に転写し(第1の露光処理)、その転写されたパターンを検査することにより、上記検査対象のレジスト遮光マスクMRのパターンの良否を判定する。このようにウエハ上の転写パターンを検査することで、マスクのパターンを検査することにより、パターンの実質的な検査が可能なので、マスクの検査の信頼性を向上させることができる。また、マスクの検査の信頼性を向上させることができるので、マスクの検査のし直し等を低減できる。この

ため、マスクの製造効率の向上、開発期間の短縮および製造期間の短縮を図ることができる。したがって、半導体集積回路装置の開発期間および製造期間を短縮できる。さらに、マスクの歩留まりを向上させることができる。また、マスクの検査し直しにかかる費用を低減または削減できる。これらにより、マスクのコストを低減できる。したがって、半導体集積回路装置のコストを低減できる。

【0068】フローB1は、その検査用のウエハの処理の流れを示している。すなわち、まず、検査用のウエハのデバイス面上にレジスト膜を塗布する(レジスト塗布工程RC)。続いて、半導体集積回路装置の製造プロセスで用いる露光装置に検査対象のレジスト遮光マスクMRを装着し、検査用のウエハに対して露光処理を施す(工程EX)。その後、検査用のウエハに対して現像処理を施す(工程DE)。

【0069】次いで、検査用のウエハに形成された転写パターンの検査工程に移行する。ここでは、検査用のウエハにおける転写パターンの形状を種々の装置でチェックし、検査対象のレジスト遮光マスクMRの品質をチェックする。その転写パターンの短寸法(パターンの幅方向の寸法)は、例えば測長SEM(Scanning Electron Microscope)で、長寸法(パターンの長手方向の寸法)は、例えば光学式合わせ検査装置を用いて検査用のウエハ上の基準パターンとの相対比較で行う(工程DM, AL)。欠陥検査は、例えば外観検査用のSEMや光学式のパターン形状比較検査装置で行う(工程IN)。

【0070】検査結果は、それぞれ合格、不合格の判定に基づき、処理される。すなわち、不合格の場合は再生判断(工程REJ)により検査対象のレジスト遮光マスクMRをレジスト除去再生処理工程REに流す。レジスト除去後のマスク基板1はマスクブランクスとして再利用される。一方、検査結果が合格の場合は検査データを露光装置の補正入力部にフィードバックし、実際の半導体集積回路装置の製造時の転写精度の向上に利用する。例えば寸法測定結果に基づいて露光装置の露光量を補正したり、合わせ検査結果に基づいて露光装置の合わせ補正値を補正したりする。

【0071】このように、本実施の形態では、マスクの検査に用いた露光装置と、デバイスパターン(集積回路パターン)の転写に用いる露光装置とを同一のものを用いることにより、例えば露光装置固有の各種誤差やレンズ収差等も同じなので、検査工程で得られた情報をデバイスパターンの転写のための露光条件として有効に活用することができる。このため、デバイスパターンの露光条件をより良いものに設定することができるので、デバイスパターンの寸法精度や位置合わせ精度等の各種精度を向上させることができる。したがって、半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。

【0072】また、フローA2は、通常のマスクの流れを示している。本実施の形態以外の工程で作成された通常のマスクは直接マスクストックに保管される（工程ST）。この通常のマスクは検査済みなので、本実施の形態の検査は不要である。

【0073】また、フローB2は、半導体集積回路装置が形成されるデバイス用のウェハ（第2のウェハ）の処理の流れを示している。デバイス用のウェハは、前工程から搬送されレジスト塗布工程RCに入る。デバイス用のウェハは、上記マスクの検査工程で合格したマスクを用いた露光処理工程（第2の露光処理）EX、現像処理工程DEを経て、各検査工程DM、AL、INに流れ、検査結果はそれぞれ合格、不合格の判定に基づき処理される。不合格の場合は再生判断により対象のレジスト遮光マスクをレジスト除去再生処理工程RE2に流す。合格不合格に関わらず検査結果は逐一露光装置の補正ファイル（補正係数等）にフィードバックされ、次ロットあるいは同一品種の次ロットにフィードバックされる。なお、検査結果のフィードバックは通常は直接行わず、データの統計解析処理を経て補正データに変換した状態で、露光装置にフィードバックする。

【0074】このように、本実施の形態によれば、マスクの製造のQ T A T（Quick Turn Around Time）を実現でき、マスクと半導体集積回路装置とを効率的に製造することができる。このため、ASIC等のように短納期が望まれる製品の製造にも対応できる。また、ASIC、マスクROM（Read Only Memory）、あるいは半導体集積回路装置の開発期や検査期等、パターンの形状や寸法等が不安定であり、変更が頻繁に行われるような製品または期間でも、それに対して通常のマスクのみを用いた場合に比べて、短時間で、しかも低コストで応じることができる。

【0075】次に、レジスト遮光マスクMRまたは通常のマスクのパターン欠陥検査について説明する。

【0076】マスクにおける一般的なパターンの欠陥および形状の検査方法には、例えばデータベース比較検査と、ダイ・トゥ・ダイ検査とがある。データベース比較検査は、検査用のレーザ光を検査対象のマスクに直接照射した際に、マスクから反射された光、マスクを透過した光あるいはその両方を検出することで得られたパターン画像と、マスク設計データとを比較することで、マスクのパターンの良否を判定する方法である。また、マスク内の複数の異なるエリア（チップ領域CA）に同一回路パターンを形成しておき、その異なるエリアの同一回路パターン同士を比較することで、マスクのパターンの良否を判定する方法である。

【0077】しかし、マスク上のパターンを検査する方法では、マスク内に微小パターン（解像限界以下のパターン等）が存在する場合、検査が不可能であったり、検出エラーが生じたりする場合がある。特に、近年は、リ

ソグラフィ技術に光近接効果補正（OPC：Optical Proximity Correction）や位相シフト技術を適用したことにより、リソグラフィ工程での解像限界以下のパターンをマスクに配置したり、特異なパターンをマスクに配置したりする場合が増えており、上記問題が顕著になっている。この問題を解決する方法として、本実施の形態においては、上記のように検査対象のマスク（レジスト遮光マスクおよび通常のマスク）を用いた露光処理により実際にウェハに転写されたパターンに対して、上記データデータベース比較検査またはダイ・トゥ・ダイ検査を行うようにした。これにより、ウェハ上において要求に合った形状および寸法のパターンが実際に形成されているか否かを実質的に検査することが可能となる。また、上記のように半導体集積回路装置の製造プロセスで用いる検査装置を使用することで設備投資を削減することが可能となる。

【0078】ここで、本実施の形態におけるマスクパターンの欠陥検査の具体的な一例を図12により説明する。

【0079】図12（a）は、OPC無しのマスクのパターンデータ12Aの一例を示している。これは、集積回路パターンの設計データのパターンであって、ウェハ上のレジスト膜に転写したいパターンの形状を示している。図12（b）は（a）のマスクを使って露光処理した場合のレジストパターン11bの平面形状を示している。図12（a）のパターン形状とは程遠い形状に変形している。そこで、図12（a）のパターンデータ12AにOPCを加えることにより、図12（c）に示すパターンデータ12Bを作成する。図12（d）は、その図12（c）のマスクを使って露光処理した場合のレジストパターン11cの平面形状を示している。この形状は、図12（a）のパターンの形状に対して各辺の位置が一致する。そして、図12（a）のパターンの角部にラウンドを持たせれば図12（d）とほぼ一致した形状となる。また、図12（d）のパターン形状は、図12（c）のマスクデータを用いた投影像のシミュレーションによって得られる図12（e）のパターンデータ12Cによっても予測することができる。

【0080】そこで、本実施の形態においては、図12（a）のマスクパターン12Aの形状と、図12（c）のマスクを用いてウェハ上に転写された図12（d）のレジストパターン11cの形状とを外観検査SEMを用いてデータベース比較検査を行った。これにより、OPCの寸法エラーやマスクの寸法エラーを検出することができた。また、データベースとして、図12（c）のマスクを用いた転写パターン形状のシミュレーションにより得られたパターンデータ12C（図12（e））を用いた場合も、同様に、欠陥および形状異常を検出することができた。

【0081】このような検査は、マスクに位相シフトパ

ターンが存在する場合にも適用可能である。位相シフトパターンのパターンの良否を判定する場合は、上記と同様に実パターンデータと転写パターンとの比較またはシミュレーションパターンと転写パターンとの比較を行うことで良否判定を行う。位相シフトパターンの位相の良否を判定する場合は、その検査対象のマスクを用いた露光処理時に、焦点をずらしたり、露光量を変える。この時、転写パターンに寸法差が生じた場合には位相シフトパターンの位相に問題があると判定できる。また、焦点や露光量を変えなくても本来あるべき箇所に位相シフトパターンが無い場合にはパターンが解像されないため、それにより位相シフトパターンの配置の良否を判定できる。

【0082】上記検査工程で用いた外観検査SEMの構成の一例を図13に示す。外観検査SEM13は、電子銃13aから放射された電子線EBを、ビーム偏向系13bおよび対物レンズ13c等を介してステージ13d上のウエハ8のデバイス面に走査した際に、ウエハ8の電子線走査面から放出される2次電子等を検出部13eによって検出することで電子線走査面の画像を得ることが可能となっている。電子線走査に際しては、処理室13f内を真空制御系13gによって真空状態に維持する。外観検査SEM13の動作は、シーケンス制御系13hによって制御されている。ビーム偏向系13bのビーム制御は、ビーム制御系13iによって行われる。なお、ウエハ8の搬入および搬出は、ロード系13jを通じて行われる。

【0083】検査部13eで検出された2次電子信号は、画像入力系13kに伝送され画像データに変換される。この画像データは、画像データ処理系13mに伝送され、チップ比較検査やデータ比較検査が行われる。本実施の形態では、マスクデータベース13nおよびシミュレーションデータベース13pを有している。マスクデータベース13nには、マスクのパターンの設計データが格納されている。また、シミュレーションデータベース13pには、上記のような転写パターンの形状を予測したパターンデータが格納されている。これらのデータは、上記画像データ処理系13mでの比較検査の際に基準データ（比較対象データ）として参照されるようになっている。

【0084】（実施の形態2）本実施の形態においては、前記クリーンルームの運営形態の変形例を図14により説明する。図14のクリーンルームD1の構成は、前記図1と同じなので説明を省略する。異なるのは、クリーンルームD1を複数の会社で運営することである。

【0085】クリーンルームD1の全体的な管理・運営は、例えば半導体集積回路装置の製造メーカーである会社Aが行う。会社Aは、例えばクリーンルームD1全体の物理的設備の維持および管轄や財産管理に関する法的な手続きを行う。ここでは、マスク製造のエリアD2をマ

スク製造メーカーである会社Bが運営し、また、CMPのエリアD9を会社Cが運営する場合が例示されている。

【0086】会社Aは、会社B、Cに対して、場所および電気・水道等の基本的な燃料を提供する代わりに、会社B、Cは、製造装置やその製造に必要な材料等、各自の業務に必要な設備や材料を各社で用意する。会社Aは設備投資を削減できる。また、会社B、Cは、場所を確保する必要が無い分、投資額を低減できる。また、会社Bは、前記実施の形態1で説明したように、マスクの製造効率の向上、マスクの信頼性の向上およびマスクのコストの低減を図ることができる。

【0087】会社Aは、設備投資を削減できる分、一定の額の運営資金を、会社B、Cに対して定期的に支払う。この運営資金は、会社B、Cが会社Aに支払うべき賃貸料を差し引いた額である。また、会社Aは、会社B、Cが寄与することで製造された製品の売り上げの何パーセントかを会社B、Cに対して支払う。この場合、例えばマスク製造メーカーである会社Bであれば、マスクの歩留まりや生産枚数によって受け取る金額が変わる。例えば歩留まりが多くなれば、受け取る金額も多くなる。また、品質の良いマスクの生産枚数が増えれば受け取る金額も多くなる。もちろん、会社B、Cは、会社Aの製品以外を製造することも可能である。

【0088】本実施の形態においてもマスクおよび半導体集積回路装置の製造は、前記実施の形態1と同じである。例えば次の通りである。

【0089】まず、マスク製造メーカーである会社Bは、クリーンルーム内D1内のエリアD2で前記レジスト遮光マスクを製造する。また、通常のマスクを用意する。続いて、会社Bは、製造したレジスト遮光マスクおよび用意した通常のマスクを半導体集積回路装置の製造メーカーである会社Aに引き渡す。すなわち、レジスト遮光マスクおよび通常のマスクをエリアD6に搬送する。

【0090】会社Aは、そのレジスト遮光マスクおよび通常のマスクをエリアD6に設置された縮小投影露光装置にセットした状態でウエハに対して露光処理を施すことによりウエハにパターンを転写し、その転写パターンを前記実施の形態1で説明したように検査する。これにより、納入されたレジスト遮光マスクおよび通常のマスクのパターンの良否を検査する。

【0091】会社Aは、レジスト遮光マスクおよび通常のマスクの可否に関係なく、上記マスク検査工程で得られた情報を、上記LAN等の専用回線または光ディスク等の情報記憶媒体を通じて、マスク製造メーカーである会社Bに提供する。上記マスク検査の結果、そのレジスト遮光マスクや通常のマスクが合格の場合、会社Aは、そのマスクおよびエリアD6の縮小投影露光装置を用いた露光処理によってウエハに集積回路パターンを転写する。この際、会社Aは、マスク検査工程で得られた情報により、露光装置の露光条件を調整（補正）する。以

降、前記実施の形態1と同様の工程を経て、通常の半導体集積回路装置の製造工程に移行する。一方、上記マスク検査の結果、そのマスクが不合格であった場合、会社Aは、そのマスクをマスク製造メーカーである会社Bに返却する。すなわち、エリアD2に搬送する。

【0092】不合格のマスクを受け取った会社Bは、そのマスクがレジスト遮光マスクの場合、有機膜からなる遮光パターンをマスク基板から除去し、そのマスク基板をマスクブランクとして再利用可能な状態とする。また、会社Bは、上記検査工程の結果の情報を考慮しながら新たなレジスト遮光マスクまたは通常のマスクを製造し、再び会社Aに引き渡す。

【0093】以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0094】例えば前記実施の形態においてマスクのアライメントマーク等のようなパターンをレジスト膜で形成する場合に、そのレジスト膜にマーク検出光（例えば欠陥検査装置のプロブ光（露光波長よりも長波長の光であり、例えば波長500nm：情報検出光））を吸収する吸収材を添加すると良い。

【0095】また、前記実施の形態では、マスク基板上のパターンを転写するのに電子線を用いた場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばレーザービームを用いても良い。

【0096】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体集積回路装置の製造方法に適用した場合について説明したが、それに限定されるものではなく、例えば所定のパターンをマスクを用いた露光処理によって転写することが必要なディスクの製造方法、液晶ディスプレイの製造方法またはマイクロマシンの製造方法にも適用できる。

【0097】

【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。

- (1). 本発明によれば、半導体集積回路装置の製造と、有機膜からなる遮光パターンを有するフォトマスクの製造とを同一クリーンルーム内において行うことにより、マスクの製造期間を短縮させることが可能となる。
- (2). 上記(1)により、マスクの製造期間を短縮できるので、半導体集積回路装置の製造期間を短縮させることが可能となる。
- (3). 本発明によれば、半導体集積回路装置の製造と、有機膜からなる遮光パターンを有するフォトマスクの製造とを同一クリーンルーム内において行うことにより、マスクのコストを低減することが可能となる。
- (4). 上記(3)により、半導体集積回路装置のコストを低減することが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施の形態であるクリーンルーム構成の一例の説明図である。

【図2】(a)は図1のクリーンルーム内で用いるフォトマスクの一例の全体平面図、(b)は(a)のX-X線の断面図である。

【図3】(a)は図1のクリーンルーム内で用いるフォトマスクの他の一例における全体平面図、(b)は(a)のX-X線の断面図である。

【図4】(a)は図1のクリーンルーム内で用いるフォトマスクの他の一例における全体平面図、(b)は(a)のX-X線の断面図である。

【図5】(a)は図1のクリーンルーム内で用いるフォトマスクのさらに他の一例における全体平面図、(b)は(a)のX-X線の断面図である。

【図6】(a)～(c)は図2のフォトマスクの製造方法の一例を説明するための製造工程中におけるマスク基板の要部断面図である。

【図7】図1のクリーンルームに設置された縮小投影露光装置の一例の説明図である。

【図8】図1の各エリアで処理が施される半導体ウエハの全体平面図である。

【図9】(a)はリソグラフィ工程後における図8の半導体ウエハの要部拡大平面図、(b)は(a)のX-X線の断面図である。

【図10】(a)はエッチング工程後における図8の半導体ウエハの要部拡大平面図、(b)は(a)のX-X線の断面図である。

【図11】本発明の一実施の形態であるフォトマスクの製造プロセスおよび半導体集積回路装置の製造プロセスの流れを示すフロー図である。

【図12】(a)～(e)は本発明の一実施の形態であるフォトマスクの検査方法を説明するための説明図である。

【図13】本発明の一実施の形態であるフォトマスクの検査工程で用いた検査装置の一例の説明図である。

【図14】本発明の他の実施の形態であるクリーンルームの運用形態の説明図である。

【符号の説明】


- 1 マスク基板
- 2 レジスト膜
- 2a～2c 遮光パターン
- 3a 光透過パターン
- 4a～4c 遮光パターン
- 5 水溶性導電有機膜
- 6 アース
- 7 縮小投影露光装置
- 7a 光源
- 7b フライアイレンズ
- 7c 照明形状調整アパーチャ

7 d 1, 7 d 2 コンデンサレンズ
 7 e ミラー
 7 f 投影レンズ
 7 g マスク位置制御手段
 7 h マスクステージ
 7 i 位置検出手段
 7 j 試料台
 7 k Zステージ
 7 m XYステージ
 7 n 主制御系
 7 p 1, 7 p 2 駆動手段
 7 q ミラー
 7 r レーザ測長器
 8 半導体ウエハ
 8 S 半導体基板
 9 絶縁膜
 10 導体膜
 10 a 導体膜パターン
 11 a ~ 11 c レジストパターン
 12 A, 12 B パターンデータ
 13 外観検査SEM
 13 a 電子銃

13 b ビーム偏向系
 13 c 対物レンズ
 13 d ステージ
 13 e 検出部
 13 f 処理室
 13 g 真空制御系
 13 h シーケンス制御系
 13 i ビーム制御系
 13 j ロード系
 13 k 画像入力系
 13 m 画像データ処理系
 13 n マスクデータベース
 13 p シミュレーションデータベース
 D1 クリーンルーム
 D2 ~ D9 エリア
 D10, D11 搬送ライン
 D12 ウエハ搬入搬出ポート
 D13 マスク搬送ライン
 MR, MR1 ~ MR4 レジスト遮光マスク
 MN 通常のマスク
 CA チップ領域
 EB 電子線

【図1】


図 1




D1: クリーンルーム
 D2~D9: エリア
 D10: 搬送ライン
 D11: 搬送ライン
 D13: マスク搬送ライン

【図2】


図 2




【図 3】




【図 4】




【図 5】




【図 6】




7




9





8




10



【图 12】




 13



【図14】

図 14



フロントページの続き

(72)発明者 寺澤 恒男
東京都国分寺市東恋ヶ窪一丁目280番地
株式会社日立製作所中央研究所内

(72)発明者 杉本 有俊
東京都青梅市新町六丁目16番地の3 株式
会社日立製作所デバイス開発センタ内
Fターム(参考) 2H095 BA05 BC05 BD03
5F046 AA18 BA03 CB17